## (19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2005年3月31日(31.03.2005)

**PCT** 

## (10) 国際公開番号 WO 2005/029505 A1

(51) 国際特許分類7:

G11C 29/00

(21) 国際出願番号:

PCT/JP2004/013960

(22) 国際出願日:

2004年9月24日(24.09.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-331889 2003年9月24日(24.09.2003)

(71) 出願人 *(*米国を除く全ての指定国について): シャープ 株式会社 (SHARP KABUSHIKI KAISHA) [JP/JP]; 〒


5458522 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 佐藤 知稔 (SATO, Tomotoshi) [JP/JP]; 〒5180435 三重県名張市つつじヶ 丘北5番町147番地 Mie (JP).
- (74) 代理人: 西教 圭一郎, 外(SAIKYO, Keiichiro et al.); 〒5410051 大阪府大阪市中央区備後町3丁目2番6号 敷島ビル Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FL, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI,

/続葉有/

(54) Title: MEMORY DEVICE

(54) 発明の名称: メモリ装置



number; and a redundant row selector circuit (30) and a redundant column selector circuit (31) for performing allocation so as to replace a memory space having a defect of the main memory cell (27) with a memory space of the redundant memory cells (27, 28). The redundant selector circuits (30, 31) allocate a memory space corresponding to the defect of the main memory cell (27) to the redundant memory cells (28, 29) when the recognition number received from the address terminal (21) coincides with the recognition number of the recognition number specification terminal (26).

## 

NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

## 添付公開書類:

- 国際調査報告書
- 請求の範囲の補正の期限前の公開であり、補正書受領の際には再公開される。

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(57) 要約: メモリチップ2.0は、メインメモリセル2.7と、メインメモリセル2.7に存在する欠陥を救済する冗長行メモリセル2.8 および冗長列メモリセル2.9と、メインメモリセル2.7に対応する認識番号を記憶する認識番号指定端子2.6と、認識番号が入力されるアドレス端子2.1と、メインメモリセル2.7の欠陥が生じたメモリ空間を冗長メモリセル2.8、2.9のメモリ空間に置き換えるように割当てる冗長行セレクタ回路3.0 および冗長列セレクタ回路3.1 であって、アドレス端子2.1 から入力される認識番号が、認識番号指定端子2.6 の認識番号に一致する場合、メインメモリセル2.7の欠陥に対応するメモリ空間を冗長メモリセル2.8、2.9に割当てる冗長セレクタ回路3.0、3.1とを有する。